JESD79-5C یک راه حل نوآورانه برای بهبود یکپارچگی داده های DRAM به نام تعداد فعال سازی در هر ردیف (PRAC) ارائه می دهد. PRAC به طور دقیق فعال سازی DRAM را با توجه به جزئیات خط کلمه محاسبه می کند. هنگامی که DRAM دارای PRAC تعداد بیش از حد فعالسازی را شناسایی میکند، به سیستم هشدار میدهد که ترافیک را متوقف کند و زمانی را برای انجام اقدامات کاهشی برنامهریزی کند. این اقدامات به هم پیوسته از توانایی PRAC برای ارائه یک رویکرد اساسی دقیق و قابل پیش بینی برای رسیدگی به چالش های یکپارچگی داده ها از طریق هماهنگی نزدیک بین DRAM و سیستم پشتیبانی می کند.
ویژگی های اضافی موجود در JESD79-5C DDR5 عبارتند از:
- تعریف پارامترهای زمان بندی را از 6800 مگابیت بر ثانیه به 8800 مگابیت در ثانیه گسترش داد.
- شامل زمانبندی هسته DRAM و زمانبندی تمدید شده Tx/Rx AC تا 8800 مگابیت بر ثانیه، در مقایسه با نسخه قبلی که تنها تا 6400 پارامتر زمانبندی و جزئی تایمینگ هسته 7200 DRAM را پشتیبانی میکرد.
- معرفی همزمان سازی ساعت خروجی خود به روز شده برای بهبود آموزش I/O
- ادغام زمانبندی DDP (بسته دوگانه).
- منسوخ کردن PASR (به روز رسانی آرایه جزئی) برای رفع نگرانی های امنیتی
میان قدوس، رئیس هیئت مدیره JEDEC گفت: «خوشحالم که تلاشهای مشترک کمیته حافظه حالت جامد JC-42 JEDEC برای توسعه استاندارد DDR5 را برجسته کنم. وی افزود: «ویژگیهای جدید پیشگامانه در JESD79-5C برای پشتیبانی از الزامات صنعت همیشه در حال تحول برای امنیت، قابلیت اطمینان و عملکرد در طیف گستردهای از کاربردها در نظر گرفته شده است.»
کریستوفر خاطرنشان کرد: “کمیته JC-42 از رونمایی PRAC، یک راه حل جامع برای کمک به اطمینان از یکپارچگی داده های DRAM، به عنوان بخشی جدایی ناپذیر از مدرن سازی DDR5 خرسند است. در حال حاضر کار برای ادغام این ویژگی در سایر خانواده های محصولات DRAM در JEDEC در حال انجام است.” کاکس ، رئیس کمیته JC-42.